| 时序逻辑电路分析方法的改进 |
| |
| 引用本文： | 江静.时序逻辑电路分析方法的改进[J].防灾科技学院学报,2005,7(2):107-110. |
| |
| 作者姓名： | 江静 |
| |
| 作者单位： | 华北科技学院,河北三河,065201 |
| |
| 摘 要： | 本文采用次态卡诺图法对时序逻辑电路的功能进行分析,力图改进传统异步时序电路的分析方法,在保证分析结果正确无误的前提下,简化了常规分析方法中繁琐的步骤,更具有实用性。以一个8421BCD码表示的十进制异步减法计数器为例,给出各触发器状态方程的表达式,并用状态表、状态图分析其逻辑功能。
|
| 关 键 词： | 异步时序电路 逻辑分析 卡诺图 |
| 文章编号： | 1008-7869(2005)02-0107-04 |
| 修稿时间： | 2005年3月10日 |
Improvement in the Analyzing Method of Sequence Logical Circuits |
| |
| Jiang Jing.Improvement in the Analyzing Method of Sequence Logical Circuits[J].Journal of Institute of Disaster-prevention Science and Technology,2005,7(2):107-110. |
| |
| Authors: | Jiang Jing |
| |
| Abstract: | |
| |
| Keywords: | asynchronous sequence circuit logical analysis Karnaugh map |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
